免费论文：鉴于FPGA的清流线构造CPU的安排与实行

　　清流线本领是创造高本能CPU的要害本领。跟着FPGA（Field Programmable Gate Array，当场可编制程序门阵列）本领的兴盛，很多CPU喜好者发端关心于鉴于FPGA本领CPU IP（Intellectual Property，常识产权）核的安排。本课题旨在安排和实行一个鉴于FPGA的具备多级清流线构造的CPU。　　目的CPU采用了MIPS训令集，MIPS是无内锁清流段微型计划机（Microcomputer without Interlocked Pipeline Stages）的缩略情势，同声也是每秒百万条训令数（Million Instructions Per Second）的双关语。体例在实行进程中沿用增量式本领，即从五级清流线构造CPU优化到七级，从CPU核扩充到外层摆设。在领会了MIPS体例构造后，安排了目的体例MIPS CPU的功效、训令集、总线构造以及清流线构造，并按清流段对CPU的功效举行精细领会和安排。接着在领会了MIPS CPU中的清流线辩论题目后，安排与实行了数据旁路本领和分支猜测本领来处置清流线辩论题目，而后对MIPS CPU清流线构造进一步举行优化以及安排MIPS CPU外层摆设。最后的MIPS CPU具备7级清流构造——训令地方计划阶段IAC、取指阶段IF、译码阶段ID、取存放器操纵数阶段REG、实行和灵验地方计划阶段EX、保存器考察阶段MEM、写回存放器阶段WB。CPU清流线构造的安排与实行、数据旁路和分支猜测的安排与实行是本课题的中心。　　课题的结果是MIPS CPU的考证，开始安排了训令保存器文献的天生进程以及关系东西，而后安排冒泡排序汇编步调以及最小公倍数算法步调并运用它们对MIPS CPU中的清流线构造、MIPS CPU的功效等举行了考证。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/271554.html