免费论文：鉴于动静可重构的自回复容错AES构造安排

跟着高科技超过社会兴盛，消息数字化大范围普遍，数据消息传输变得越发薄弱，稍有失慎就会受到百般的外界感化。运用在宇航航天范围的数字芯片更是如许，外天外卑劣的情况前提，对芯片的寿命和真实性形成重要恫吓，芯片遭到外部辐射，离子报复等天外干预爆发里面构造破坏是不行制止的，而天外中举行培修简直是不大概的。芯片一旦爆发缺点就会形成数据消息丧失，数据传输阻碍，接洽具备自回复本领的芯片和构造具备宏大意旨。AES加密算法动作国际加密规范算法，普遍运用在数字通讯加密，以及航天加密傍边。正文经过接洽AES算法的构造特性，安排可重构处置单位和互连电门，构成可重构阵列，并增添冗剩余资金源。在体例遭到外界感化，单位构造遭到破坏时，经过BIST办法检验和测定，遏制互连电门唾弃破坏单位，贯穿冗剩余资金源，实行AES体例的动静重构，实行自回复功效。正文的可重构阵列沿用二维TORUS拓扑构造，沿用4列6行的阵列构造，在每列的6个可重构处置单位破坏数目不胜过2个的情景下，采用4列中完备的16个8比特处置单位，经过互连电门实行动静重构。这种重构办法具备比三模冗余更高的精巧性，不妨在缺点较多的情景下实行自建设功效，经过表面领会，证领会正文的重构安排具备比保守三模冗余更高的真实性，对宇航加密体例构造安排有模仿意旨。体例在FPGA芯片长进行了本能尝试，宁静处事频次到达90MHz，数据含糊率不妨到达920Mbit/s，到达AES加密体例诉求。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/259039.html