免费论文摘要：FPGA芯片抗SEU妨碍安排接洽

电子摆设在空间、外天外的运用中，必需商量高能带电粒子（射线）对电子摆设大概形成的感化，电子体例对体例的真实性和可用性的诉求也越来越高。 单粒子翻转（single-event upset, SEU）是由高能带电粒子投射到集成通路器件的敏锐地区惹起的，常常会引导FPGA中的保存单位实质变换（登基翻转）。因为FPGA用户可编制程序功效依附于保存在摆设中数以百万计的摆设锁存器中的数据，摆设保存数组中的SEU大概对所憧憬实行的功效形成倒霉的感化。SEU带来的成果大概是计划截止缺点，步调实行序列缺点，以至是体例的解体。所以接洽SEU的爆发因为，对体例本能的感化和办法，提防、平静单粒子翻转、巩固可编制程序器件抗SEU本能的本领接洽也变得格外要害。 正文开始引见了SEU的爆发道理及其对体例或摆设本能大概形成的感化，计划几种暂时常沿用的抗SEU本领，经过比拟其优缺陷，贯串容错本领和缺点检验和测定与建设、动静重摆设等本领，提出一种鉴于动静重摆设的SEU妨碍检验和测定与建设体例的安排计划，所运用的Virtex系列FPGA 芯片扶助后摆设读写操纵，用来摆设保存数组的考察。回读功效和扶助局部重摆设的功效承诺体例检验和测定并建设摆设保存器中的SEU，而不打断其操纵，为及时检验和测定目的芯片摆设实质能否爆发SEU妨碍，并对妨碍举行建设供给了保护。其余，本文华用妨碍注入的办法模仿在轨处事进程中大概蒙受的SEU妨碍，灵验贬低了测考查证体例真实性的本钱。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/206932.html