免费论文摘要：鉴于多档次的共同功耗优化接洽

跟着嵌入式范围便携摆设的洪量展示，以及计划机体例的兴盛，加之动力不及和情况养护的近况，使得处置器功耗的题目日益超过，更加是在加入新世纪此后，因为集成通路创造本领的高速兴盛，芯片的速率和集成度连接普及，功耗密度明显增大，低功耗仍旧变成了嵌入式处置器以至每一种电子摆设的要害目标，功耗的提高带来的散热、真实性、封装等题目，是连年来产业界以及鸿儒们都须要面临的题目。连年来，跟着半半导体工艺的迅猛兴盛，集成通路（Integrated Circuit, IC）仍旧加入了片上体例（System On Chip, SoC）期间，但是功耗却是这个中的一个要害瓶颈，它仍旧变成与表面积和速率一致要害的安排目的。所以低功耗安排仍旧变成SoC安排中最严酷的挑拨之一。 正文供给了一种鉴于OpenRISC的多档次共同低功耗优化安排，搭建鉴于OpenRISC 1200（OR1200）的片上体例(SoC)，经过存放器传输级、体例级和门级三个档次对SoC举行共同低功耗安排。运用安排的门控时钟模块、电源处置模块及体例级步调融合实行SoC的睡眠及叫醒功效，运用Design Compiler软硬件在所有体例的门级通路插入集成门控时钟通路，大幅贬低动静功耗。 该片上体例硬件平台重要由以次局部构成：OpenRISC 1200软核，SDRAM，通用I/O接口（GPIO），同步JTAG模块，通用串口遏制器（UART）、可编制程序阻碍遏制器、准时器以及电源处置模块。经过同步JTAG模块及UART通用串口遏制器接口，片上体例可与上位机举行通讯，进而实行所有体例的在线调节和测试，并对所有体例举行关系的功效尝试，保证体例完全以及各个模块均不妨平常处事。 正文中接洽的SoC芯片沿用台湾联华电子（UMC）0.18μm工艺，并运用Synopsys公司的Design Compiler软硬件对片上体例举行归纳，同声经过该软硬件实行片上体例静态时序领会以及天生最后的门级功耗汇报。经过Synopsys公司的Formality东西情势考证门级网表，考证截止表领会安排的精确性。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/293387.html