免费论文摘要：鉴于FPGA的可变速度QPSK接受机安排与实行

        跟着高科技的超过，数四声制本领和接受本领赶快兴盛。暂时有从ASK、FSK、PSK衍化而来的数十种调制办法在超短波通讯、微波通讯和卫星通讯等范围普遍沿用，百般接受处置算法重要以所有字化和软硬件化办法实行。因为装载的交易各别，数据率截然不同，从几百到几百兆波特都有，为了俭朴本钱，普及通用性，研制可变速度接受机是必定趋向。         正文对准卫星和超短波通讯中罕见的中低速度旗号通用解调诉求，采用典范的QPSK旗号举行可变速度接受接洽，实行接受机的安排和实行。正文深刻接洽了宽带采集样品前提下旗号信道化处置、准时同步和载波同步等要害算法，按照接受机安排诉求，提出了可变速度QPSK旗号接受机的构成框架。鉴于专用DDC芯片，经过优化抽取系数和参数树立，归纳运用CIC抽取滤波器和FIR滤波器的个性，实行了旗号采集样品速度的安排和干预控制。鉴于Gardner准时缺点检验和测定和多项式分段抛物线内插算法形成准时同步环路，并提出预置准时NCO参数的矫正本领，以取消因抽取引入的较大准时频差，实行了准时赶快捕捉和宁静盯梢。为了实行低信噪比保卫世界和平大会频偏前提下的载波同步，沿用了FFT估量算法实行载波频次粗捕捉，同声鉴于裁决反应环实行频次细盯梢和相位同步。鉴于工作诉求，对于上述算法本能举行了共同仿真，优化安排了算法中的要害参数，同声给出了误码恣意能仿真截止。在FPGA上沿用VHDL谈话安排了速度适配、配合滤波、准时同步、载波频次回复、载波相位回复和数据裁决等模块，实行了可变速度的QPSK旗号解调功效。         本质的尝试截止表白，该接受性能符合1K～1M波特速度范畴，解调丢失在Eb/No为5dB时小于1.5dB，且跟着信噪比的减少，解调丢失越小，载波频偏范畴可达标记率的10％，且在Eb/No为3dB时仍能锁定，到达了安排诉求，且有确定的宽余度。截止表白正文提出的接受机框架、旗号信道化处置、准时同步和载波同步算法安排有理可行。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/293272.html