免费论文：鉴于FPGA的CAN总线遏制器的安排

暂时在国际上，更加是欧洲和美国，CAN总线仍旧被普遍运用于各行各业，变成一项老练适用的本领。而在我国，对CAN总线本领的运用尚处在起步阶段，重要会合于进程遏制范围。海内各行业所运用的CAN总线器件中的中心模块——CAN总线遏制器芯片均为入口，中心本领并没有自决常识产权。而安排出一个独力的CAN总线遏制器的IP核，不只可载入到FPGA中变成产物赶快加入运用，并且在对IP核举行确定的矫正之后不妨流片变成具备自决常识产权的芯片。这对实行CAN总线本领的国产化具备确定的意旨。 鉴于上述思维，本接洽安排了一个独力的CAN总线遏制器模块，该模块实足适合CAN总线通信和议，不妨将其经过FPGA实行。在本安排中，将CAN总线遏制器所有分别为八个重要的功效模块：位时序论理(Bit Timing Logic)、位流处置器(Bit Stream Processor)、存放器遏制（Control Registers）、验收滤波器(Acceptance Filter)、数据缓存器（Message Buffer）、接口遏制论理（Interface Management Logic）、缺点处置论理模块(Error Management Logic)、波特率预分频模块（Baudrate Prescalar）。在运用Verilog硬件刻画谈话编写完一切模块的代码后，运用软硬件举行仿真。经过检查仿真的截止，决定了代码的精确性。结果举行了归纳与实行。 经过仿真，不妨考证安排出的CAN总线遏制器不妨依照CAN总线通信和议接受发送百般数据帧，并经过仿真考证了缺点帧、过载帧的爆发；不妨精确辨别CAN总线通信和议中所设置的百般缺点景象，并做出相映的标示；资源运用率满意诉求，并未占用过多资源。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/269446.html