免费论文摘要：鉴于FPGA的AES加密算法的安排与实行

跟着计划机搜集的赶快兴盛，数据量的安定传输变成了人们一致关心的课题。怎样本领保护搜集传输的消息不被夺取、体例不遭妨害是咱们该当处置的题目。所以，咱们除去要保护计划机体例搜集摆设安定，还要保护计划机搜集体例安定和传输数据的安定。对数据实行安定的加密算法是养护数据安定的灵验本领。AES加密算法（即高档加密规范算法）是美利坚合众国国度规范和本领接洽所颁布沿用的高档加密规范，是暂时为止最为安定的算法，不妨制止现有的一切已知报复。所以对AES算法的实行变成了国表里接洽的热门。 正文引见了高档加密规范算法AES在FPGA上的实行，用FPGA来实行AES加密算法具备速率快、可并行处置、对处置器的构造无特出诉求，算法安排对立大略。AES加解密体例可分别为四个重要模块，辨别是，加密模块、解密模块、密钥扩充模块和遏制模块。个中密钥扩充模块供给加解密演算每轮所须要的轮密钥。正文提出，不妨沿用表里混干流中线构造对算法举行安排，以此来普及体例加解密的速率，进而到达表面积和占用资源的平稳。 对体例功效举行考证。经过Modelsim仿真东西，按照高档加密规范材料中所供给的数据，对加解密体例举行功效考证。辨别对加密模块举行考证，得出加密功效精确；之后对解密模块举行考证，得出解密功效精确，并给出仿真图。 结果，从公开拓表的文件中，收集到少许用FPGA实行AES加、解密算法的安排的本能参数，与本安排的AES加、解密体例举行三个上面的比拟。辨别是含糊量、体例的速率和所占用的资源、加、解密功效能否不妨并前进行。经过比较本安排在速率上面固然不是最快的，然而在含糊量这一本能目标上去看仍旧占上风的。与其余安排比拟本安排的便宜再有加、解密不妨并行实行，同声实行。具备杰出的速率表面积比，所以，本安排基础上到达了预期的安排目的。实行了加、解密速率的普及，实行了速率与表面积的资源平稳。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/293842.html