论文摘要：自旋转移矩磁性随机存储器设计及其可靠性研究

新一代计算机、信息和通信技术等电子科学技术的快速发展，尤其是大数据、云计算与物联网等新型应用的兴起，对作为其核心部件的存储器提出了非易失性、高密度、高速度以及低功耗等高性能需求。但是，另一方面，随着市场对集成度的爆炸性需求，器件的特征尺寸不断减小，当工艺微缩到深亚微米甚至纳米级尺寸(如40纳米)时，因为量子隧穿效应(Quantum Tunneling Effect)导致的漏电流(或静态功耗)成为了制约传统存储器发展的重要因素。

自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory, STT-MRAM)预期可以集成静态随机存储器(Static Random Access Memory, SRAM)的高速读写能力、动态随机存储器(Dynamic Random Access Memory, DRAM)的高集成度与闪存(Flash Memory)的非易失性，同时(理论上)具有无限次重复读写能力，近年来受到国内外学术界与产业界的广泛关注和研究。尽管STT-MRAM具有诸多优良特性与产业化潜力，但是在大规模量产与商业化之前仍然存在很多亟待解决的问题与挑战。其中最关键的挑战之一是如何保证数据的存储可靠性，尤其是在深亚微米甚至纳米级工艺节点下。

针对STT-MRAM的存储可靠性问题，本文首先构造了一个基于自旋转移矩(STT)驱动的垂直磁各向异性(Perpendicular Magnetic Anisotropy, PMA)磁隧道结(Magneic Tunnel Junction, MTJ)模型，并进行了验证；然后分别从器件级、电路级以及系统级展开研究，提出了各个层级的可靠性设计方案，并进行了仿真评估；最后，基于已构造的STT-PMA-MTJ模型以及CMOS晶体管模型，设计了一个容量为1KB的STT-MRAM测试电路。本文的主要创新成果归纳如下：

STT-MRAM器件级可靠性设计，主要研究基本存储单元与参考单元结构。首先，针对STT-MRAM在不同应用中的性能需求(如存储密度与可靠性)，提出了一种可配置存储单元(Configurable Memory Cell, CMC)结构，来折中存储密度与存储可靠性；然后，考虑到工艺参数偏差对读取可靠性的影响，提出了一种动态参考单元(Dynamic Reference Cell, DRC)结构，来对参考信号进行动态校准；最后，针对某些恶劣环境下的特殊应用，考虑辐射粒子对STT-MRAM存储可靠性的影响，提出了一种抗辐射磁性锁存单元(Radiation Hardened Magnetic Latch, RHM-Latch)结构。存储单元与参考单元的设计是存储器芯片设计的核心，本研究工作为STT-MRAM器件级可靠性设计提供了有效的备选方案。

STT-MRAM电路级可靠性设计，主要研究外围关键电路模块。首先，基于2T2MTJ与1T2MTJ互补存储单元结构(主要用于逻辑计算与缓存等对访问速度要求较高的应用)，提出了一种双端预充电读取电路(Separated Pre-Charge Read Circuit, SPCRC)来提高读取可靠性；然后，基于1T1MTJ存储单元结构(主要用于主存与大规模数据存储等对读写访问速度要求不是很苛刻的应用)，提出了一种偏差容忍-干扰消除的读取电路(Offset-Tolerant Disturbance-Free Read Circuit, OTDFRC)来解决读取裕量与读取干扰之间的矛盾；最后，考虑到STT-MRAM对纠错编码电路在纠错能力与编解码速度等性能上的需求，基于一步大数逻辑可译(One-Step Majority Logic Decodable, OS-MLD)码，提出了一种内置式(Built-in)纠错编码电路方案。外围电路设计是存储器芯片设计的关键组成部分，本研究工作为STT-MRAM电路级可靠性设计提供了有效的备选方案。

STT-MRAM系统级可靠性设计，主要研究整体芯片架构。首先，注意到1T1MTJ存储单元存储密度高，但访问速度与存储可靠性低，而2T2MTJ(或1T2MTJ)存储单元结构访问速度与存储可靠性高，但存储密度低的特点，提出了一种可重构的系统设计方案(简称为Re-STT-MRAM)来根据不同的应用需求进行合理配置，提供不同的性能。同时，基于Re-STT-MRAM系统架构，又提出了两种电路实现方案，分别简称为xTxMTJ结构与1TxMTJ(x=1或2)结构；然后，针对STT-MRAM中固定错误与随机错误共存且具有几乎相同比重的错误特征，提出了一种协作(Synergistic)纠错编码(Error Correction Code, ECC)的通用技术框架(简称为sECC)，其采用同一个ECC码字来纠正随机错误，并屏蔽固定错误；最后，通过深入研究分析发现，固定错误的类型主要为单个孤立的错误(Single Isolated Fault, SIF)。考虑到冗余修复(Redundancy Repair, RR)对SIF很低效，而sECC对SIF非常高效的特点，进一步提出了一种混合纠错可靠性设计方案，简称为cRR-sECC (Combined RR and sECC)，来提高存储器芯片的良率与可靠性，并减小硬件开销。芯片架构设计是保证存储器整体性能不可或缺的重要组成部分，本研究工作为STT-MRAM系统级可靠性设计提供了有效的备选方案。

通过以上的研究工作，本文对STT-MRAM的进一步研究与产业化都提供了一定的基础。尽管本文的研究工作取得了一定的进展和成果，但仍然存在很多不足，有待在后续的研究工作中进行进一步优化与完善。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/290617.html