免费论文摘要：鉴于28纳米工艺GPU深度模块的物理安排与实行

集成通路本领过程几十年的赶快兴盛，工艺制造过程本领按照摩尔定理的顺序连接标新立异。新工艺给芯片注入新的生机，在表面积和本能上都有较大提高，连接激动着集成通路财产的兴盛。然而，因为新工艺减少了晶体管的沟道长度、减小互连线的宽窄，也给后端物理安排和消费创造带来了很大的挑拨。本舆论鉴于GPU（Graphics Process Unit）里面Depth Block模块，开始从集成通路后端物理安排的过程发端，领会了三种常用安排和实行的过程本领，并贯串本课题芯片范围的特性，采用了档次化的过程本领。接下来，按照档次化后端物理安排实行本领，接洽了数据库的筹备、布图布电筹备、规范单位构造、时钟树归纳、布线及优化、静态时序领会（Static Timing Analysis，STA）和幅员考证。本课题沿用GlobalFoundries 28纳米进步工艺，贯串Synopsys、Cadence以及Mentor Graphics等公司的EDA东西，经过档次化的后端物理安排过程，实行了DB模块从RTL网表到物理幅员的安排和实行处事，托付给晶圆代工场消费流片并挂牌。除去对后端物理的安排与实行外，还中心对提防堵塞本领、28纳米下可创造性安排（DFM）以及AOCV的运用和实行本领的要害点打开了接洽。经过对之上集成通路后端物理安排的深刻接洽，赢得了28纳米工艺下后端物理安排本领上的关系论断，并对此后的安排名目有模仿意旨。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/290515.html