论文摘要：以太网时间同步的FPGA设计与实现

由于NTP（Network Time Protocol，网络时间协议）时间同步精度有限，只能达到毫秒级。同时，最近几年IEEE 1588包同步技术，也即是PTP(Precision Time Protocol，精确时间协议)技术的成熟。对于较高精度以太网时间同步均采用IEEE 1588设计方案。包同步技术也避免了传统GPS同步方式带来的诸多问题，比如各结点均需安装GPS接收设备，而且GPS接收设备易受天气、空间位置等因素影响，同时，GPS同步方案成本较高。
以太网局端维护一个高精度的主时钟，作为IEEE 1588时间同步的祖母时钟。无论是边界时钟(Boundary Clock,BC)模型，还是透明时钟(Transparent Clock,TC)模型。远端结点通过IEEE 1588时间同步报文实现与祖母时钟的时间同步、本地频率校准等功能。利用GPS/北斗接收的PPS秒脉冲产生的随机误差与本地恒温晶振积累误差互补的特点，采用GPS/北斗接收的PPS秒脉冲信号驯服并校准本地恒温晶振，使其频率稳定度可达到与原子主钟相当的数量级，实现IEEE 1588主时钟较好的守时性能。
Xilinx 中低端Spartan6系列FPGA可例化千兆以太网MAC控制器IP核(Tri Mode Ethernet MAC，TriMAC)。通过RGMII接口可实现例化的MAC核与外部以太网PHY芯片的互连和通信。与此同时，基于PHY(物理层)芯片的硬件时间戳标记方案提供了最精确的同步报文标记时刻。基于PHY(物理层)芯片的硬件时间戳标记只存在传输路径造成的静态偏差与本端PHY与远端结点的频率偏差，而同步报文不会受到网络阻塞等因素的影响。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/289542.html