免费论文摘要：鉴于局部标识位比拟法扶助的路猜测低功耗Cache安排与实行

跟着微处置器芯片被越来越普遍地运用于嵌入式体例中，其功耗题目变得日益超过而且仍旧变成规范后者进一步兴盛的瓶颈题目。怎样在保护微处置器本能的同声普及能源消耗功效变成现在嵌入式开拓所面对的要害困难。Cache动作CPU与主存之间的缓冲桥梁，其给体例带来本能上风的同声也耗费了宏大能量。所以接洽低功耗Cache本领是处置所有嵌入式体例功耗题目的杰出突破点之一。正文重要从体制构造级安排层面动身接洽Cache的低功耗访存体制。在领会已有的典范低功耗Cache本领的普通上，正文提出了一种新的访存体制，即鉴于局部标识位比拟法扶助的路猜测Cache（WP-PTCF Cache）。WP-PTCF Cache在路猜测访存体制（Way-Predicting）的普通上增添了一个并行实行的局部标识位比拟过程，比拟的截止动作路猜测波折情景下考察其他各路的使能旗号。该局部标识位比拟过程不妨预先过滤掉大普遍没有掷中大概性的路，进而灵验地贬低Way-Predicting访存体制情景下的过高猜测波折价格，从而贬低访存功耗，而且不妨保护没偶尔延本能上面的贬低。本课题对WP-PTCF Cache的功耗优化本能举行了仿真考证。考证借助于鉴于Simplescalar的功耗仿真器Sim-Wattch和尝试步调集SPEC2006来实行。试验截止表露，当Cache组连接度不低于4，路猜测掷中率在 之间时，WP-PTCF Cache比典范的Way-Predicting Cache有 的功耗贬低，而且维持时延静止。其余，正文还从处置器归纳评介目标能量推迟乘积（Energy Delay Product）的观点动身对WP-PTCF Cache的实用范畴举行了计划，得出了该访存体制最实用的前提，即组连接度高（不低于8）、猜测掷中率适中（ ）。比方大普遍的数据Cache（D-Cache）都适合该前提。本课题还实行了WP-PTCF Cache的RTL级安排，并将其移植到LEON3处置器软核中，借助于FPGA开拓板建立了片上体例（SoC），结果经过在SoC体例上运转尝试步调实行了对WP-PTCF Cache的基础功效考证。试验表白新的Cache访存体制不妨平常地运用于LEON3处置器中。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/281091.html