免费论文：高速CMOS锁相频次合成器安排

锁相环频次合成器(PLL)在新颖通讯，雷达，产业遏制等诸多范围具备普遍的运用，在发射电波频率调制解调通路中更是必不行少的本振旗号爆发器。正文安排的锁相环频次爆发器运用于卫星接受机前者发射电波频率解调通路本振旗号的天生，将广播段输出旗号锁相变频到所需的高频本振旗号。暂时，合成频次在1GHz之上的锁相频次合成器，振动器构造多沿用LC库容电子感应啮合办法。对立环形构造来讲，这种LC啮合构造具备低功耗低噪声声的超过便宜，然而CMOS工艺创造高品德因子的电子感应十分艰巨，这也是安排的一个超过难点。暂时海外比拟老练的产物多沿用SiGe或GaAs工艺，然而SiGe和GaAs工艺暂时海内尚不可熟，商量内项手段运用后台，必需沿用暂时海内不妨控制的流片工艺来实行。所以，此次安排采用CMOS工艺来实行1400MHz本振旗号的天生。CMOS工艺最大的长处是不妨将发射电波频率、基带频次与保存器等组件合而为一，实行工艺上的一致，同声贬低组件本钱。然而CMOS工艺安排的通路能否能处置高噪声、低绝缘度与Q值、与贬低革新本能所减少本钱等题目，是此次安排的中心也是难点题目。本安排在TSMC0.25um CMOS工艺上对常用的LC库容电子感应啮合锁相频次合成器举行了矫正，安排了后端可变分频搜集来满意通路兼容北斗和GPS双体例定位对次级混频本振旗号的诉求。可变分频器构造大略，不妨在较高的频次下平常处事，保护了体例处事的宁静性。先引见了本锁相环频次合成器的体例构造，大略领会了沿用CMOS工艺对安排的感化，而后对高速锁相环的环路做了噪声领会及功耗领会。在那些领会与计划的普通上安排了前后端通路，并独力安排了运用于高速模仿通路的输出输入端口。结果对安排举行仿真，局部通路举行流片并尝试。尝试截止证领会安排的可行性。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/278194.html