免费论文：嵌入式系统中线程级并行微处理器设计与验证

由于像数码相机、MP3、PDA、移动电话和工业控制等各种嵌入式应用的不断扩展，高效能嵌入式微处理器有着越来越广泛的应用前景。对传统设计技术而言，无论是通用微处理器还是嵌入式微处理器的设计都是以实现更高的处理器主频和指令级并行来提高性能，但是由于不断提高主频所带来的问题和程序本身固有并行性的限制，这些技术对性能提高的效果有限。微处理器性能的进一步提高将不得不依赖于开发指令级并行性以外的更高级别的并行性。目前对多线程技术的研究的目的就是为了实现比指令级并行( IL P)更粗粒度的并行性，即线程级的并行性(TL P)。多线程技术可让多个线程共享处理器的执行资源，在原有的设计基础上加以变化就可以实现更高级别的指令并行，从而提高处理器运算部件的利用率和整体效能。本次论文首先结合当前多线程处理器架构研究的现状和发展趋势介绍了多线程处理器的定义，说明了其结构特点和优势所在，同时也指出了多线程设计所面临的线程调度，资源共享和软件支持等关键技术问题。然后讨论了本次论文所要介绍的嵌入式微处理器的数据通路的设计与实现，给出了本次设计所采用的取指策略，流水线技术以及线程资源的管理和调度。本设计使用 Verilog HDL硬件编程语言来编写代码，并通过对所设计模块的仿真来验证微处理器的处理能力和并行运算的功能，同时给出测试结果分析。最后对所设计模块进行综合，布局布线，在FPGA上通过硬线逻辑来实现可运行的微处理器功能，并进一步在FPGA上运行测试程序，通过使用可编程逻辑器件开发工具中的SignalTap II软件逻辑分析仪到来捕获和显示设计模块中的实时信号状态，在线观察运行结果，完成实际的功能验证。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/274376.html