免费论文：鉴于比特串行乘法通路的RS码译码器安排及其FPGA实行

Reed-Solomon码（简称RS码）具备很强的矫正爆发和随机缺点的本领，这种信道源代码办法在深空通讯、挪动通讯、数据保存以及数字视频播送（DVB）等体例中具备特殊普遍的运用。本舆论矫正了RS码的译码算法，安排了一种鉴于普遍基比特串行乘法通路的（204, 188）RS码译码器，并用FPGA考证了其精确性。有限域上乘法器搀杂度的巨细径直确定了RS码译码器的搀杂度。正文运用的普遍基上的“比特串行序列乘法通路”和“比特串行乘法累加通路”，基础上以m个与门包办了两个大肆元素相加的搀杂乘法器。其余对准Forney算法求解缺点值，正文给出了有限域上一种新的求逆通路，这种求逆通路与用ROM查表法或纯拉拢论理通路实行求逆比拟可俭朴芯片资源。正文矫正了现有的无求逆BM算法，并运用串行办法来实行，大大贬低了译码通路的搀杂度。运用上述乘法器、求逆器等基础通路结构的译码器沿用了3级清流线构造，并精巧地运用了通路复用等简化本领，使译码器的硬件搀杂度获得进一步的贬低。正文运用Xilinx公司的开拓体例XUP Virtex-II Pro Development System考证了译码器安排的精确性。截止表白，译码器体例时钟频次可达75MHz，占用芯片资源在5万门以次，具备很好的运用远景。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/271510.html