免费论文：大哥大电视基带SOC芯片的考证

片上体例的搀杂性使得用保守的考证本领来建立考证平台变得特殊艰巨。保守的RTL级仿真本领在考证搀杂SOC体例将会慢得令人没辙忍耐。为了加速仿真速率，必需用更高笼统档次的模子；完备的SOC考证体例不只要保护硬件的精确性，还要保护嵌入个中的软硬件的精确；并且考证情况必需不妨很好地机动创造仿真进程中所展示的缺点，而且不妨供给有意旨的确诊消息。本舆论贯串我的硕士课题处事（鉴于Xtensa 6处置器的百万门级大哥大基带SOC芯片的考证），计划了怎样去考证百万门级的集成通路。按照SOC体例特性，将考证过程分为三个大局部：单个模块的考证、体例贯穿及子模块通讯的考证、全体例级的考证，并对准每个考证办法的特性，采用最符合的本领。开始经过模块分别，将各个模块考证实足后再举行下一步的考证。中心商量了体例贯穿及子模块通讯档次的考证。在此级别上，沿用了SystemVerilog和鉴于SystemVerilog的考证本领学去建立高笼统层的考证平台，开拓用来包办Xtensa6的处置器动作级模子以及相映的训令集。在全体例考证时，片上体例软硬件的考证是很要害的一局部。因为将RTL级的Xtensa6介入到待测模块中，此时的仿真速率将会特殊的慢，所以此时该当运用FPGA平台举行共同仿真。在所有考证的进程中，为了普及考证功效，沿用了随机鼓励、预言等本领。贯串代码掩盖率和功效掩盖率来测量考证的完美性，保护了最后芯片的胜利。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/271331.html