免费论文：基于DSP嵌入式容错系统的测试平台研究与实现

随着计算机技术的不断发展，嵌入式系统应用也愈来愈广，它广泛的应用于人们的生活中，还应用在航空航天、军事等对产品质量要求非常严格的领域，一旦系统发生故障或错误，往往会造成无可挽回的代价。愈来愈多的容错系统被用来容忍造成系统失效的故障。而如何测试容错系统设计和实现的正确性以及系统的效率，已成为开发容错计算机系统的各个阶段中的重要步骤。本课题针对某研究所研制的基于DSP的嵌入式容错系统搭建测试环境，研究并实现了测试平台，主要包括验证测试部分和强化测试部分。设计了一体化的硬件方案，使两个部分硬件一体化。验证部分主要测试系统是否满足设计的需求，基本功能是否完整正确。这就需要按系统的需求对其进行输入，分析系统的响应输出是否符合预期，测试系统的正确性和完整性。其软件部分采用上位机控制以ARM为主处理器的激励/监控板来产生实际的激励信号。目标系统的输入大部分是模拟信号，由于模拟信号的复杂性，使如何选取测试用例即生成哪些模拟信号以及如何描述模拟信号成为难点。本设计借助了软件测试技术使测试用例的数目有限化，用一组离散的数据及数据之间的间隔时间来描述针对目标系统的模拟信号输入，简化了模拟信号的描述。另外，本文针对结果分析提出了三种改善方法，相信具有一定的通用性。强化测试部分主要是验证目标系统的容错功能。采用了嵌入式故障注入方法，设计了灵活的故障参数输入脚本文件和相应的参数解析，从而可以建立许多故障模型。通过分析DSP的时序，实现了对目标系统处理器总线一级的故障注入，包括读写数据/程序存储器/IO的多种故障注入。目前，国内对DSP的故障注入还很少，相信本文会对今后基于DSP的故障注入研究有一定的影响。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/264445.html