论文摘要：元素取代对CaCu3Ti4O12 弛豫特性和偏压介电性能的影响

随着电子工业的飞速发展，电子器件小型化、高速化成为一种主导发展趋势，具有高介电常数的新型介电材料的开发势必成为电子行业一个重要的研究发展领域,它的研究及应用引起了人们的广泛兴趣。近几年来，立方类钙钛矿结构CaCu3Ti4O12 (简称CCTO)，在很宽的频率范围（<1MHz）和温度范围内具有较高的稳定的介电常数(～104)、较低的介电损耗(～0.1)等良好的综合性能，成为无机非金属材料领域研究的热点，此外，CCTO能一个较低的温度（1000-1100℃）和大气环境下一次烧结成型，同时，具有无毒、环境友好、价格低廉等优点引起人们极大关注。CCTO的显微组织与电学性能对工艺非常敏感，材料巨介电起因至今不是十分清楚，低频和高频两个弛豫峰的形成机理，介电频谱测试中经常出现的第三个介电响应等问题至今尚存在争议。此外，其较大的介电损耗、较差的偏压性能和低的击穿电压也限制了其实用化。本文通过对CCTO基陶瓷的组成设计、结构控制，研制具有较高介电常数、介电损耗小，同时具有良好的偏压介电性能的CCTO基陶瓷材料，为此类材料的实际应用奠定基础。
采用标准电子陶瓷工艺制备了高介电常数材料CaCu3Ti4O12，及其B位掺杂的CaCu3Ti4－xAlxO12 (x = 0, 0.06, 0.1, 0.2) (CCTAO)陶瓷，研究了Al对CCTAO材料的微观结构和介电性能的影响，结果表明，Al的添加促进CCTAO晶界处小晶粒生长的同时拟制大晶粒长大，使得晶粒尺度均匀化；晶界的绝缘性增强，低频介电弛豫行为明显减弱；在保持较大介电常数的同时，CCTAO陶瓷样品低频范围的介电损耗降低，当x = 0.2时，在40-103Hz频率范围内，tanδ均小于0.05，最小值仅为0.033,对该样品偏压下的介电性能测试发现，Al3+取代Ti4+实现了P型掺杂，改变了基体的半导状态，减弱了表面层效应，使得低频介电性能受偏压的影响大为减弱。
在单纯Al掺杂的基础上，结合本实验室前期工作，Sr掺杂可以降低高频区域介电损耗的结论，本文通过A、B位共掺杂制备了CaCu3-xSrxTi4-yAlyO12(CCSTAO) (0≤x≤0.4, 0≤y≤0.2)陶瓷。系统地研究了该类材料的微观结构和介电性能。通过Sr2+取代Cu2+、Al3+取代Ti4+，实现了对CCTO介电性能的优化，即在保持高介电常数(>2500)的前提下降低了介电损耗()，XRD及SEM分析表明，由于Sr2+离子半径(1.44 Å)远远大于Cu2+(0.57 Å)，而与Ca2+的离子半径(1.34 Å)相近，部分Sr2+取代了A位Ca2+，引起Ca、Sr、Ti富余，形成SrTiO3和CaTiO3第二相并聚集于陶瓷晶界处，抑制了CCTAO陶瓷晶粒生长，使得晶粒尺寸明显变小且均匀化，得到了平均晶粒尺寸约为1.4微米的精细陶瓷。阻抗谱分析结果表明， Sr、Al双取代使得晶界绝缘电阻由3.9´Ω105增加到8.2´Ω106，晶粒电阻由7Ω增大到77Ω，即晶粒半导性减弱，晶界层电阻的增加，这是介电损耗减小的直接原因。Sr、Al双掺杂结果优于单一的Sr或Al离子取代结果。偏压介电性能的研究发现，由于Al3+取代Ti4+在进一步细化晶粒的基础上大大提高了晶界绝缘性，使得分担在每一个晶粒上电压减弱的同时晶界势垒明显增强，同时，表面层作用减弱，这些因素导致陶瓷介电常数和介电损耗随偏压在一个大的范围内呈现良好的稳定性。随着Al含量的增加，样品的偏压稳定范围逐渐增大，从x = 0.4, y = 0时的80 V/mm扩大到x = 0.4，y = 0.2时的1200V/mm；当频率为100 kHz，x = 0.4，y = 0.2样品, ε′随电压的变化率分别约为14.5%。陶瓷的抗击穿电压由纯相CCTO陶瓷的35V/m提高到了1120V/mm。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/252377.html