免费论文摘要：鉴于FPGA的DDR2 SDRAM遏制器的安排与实行

正文的接洽中心是怎样以流媒介处置体例为运用东西，安排一款满意体例高带宽需要及并完备确定通用性的DDR2 SDRAM外存遏制器。 正文深刻领会了暂时国际上保存遏制器的本领兴盛趋向和DDR2 SDRAM遏制器的精细本领典型，在参考国际合流DDR2外存遏制器实行办法的普通上，依照传输层和物理层办法，鉴于FPGA安排并实行了DDR2 SDRAM遏制器。安排的重要构成局部为用户接口论理单位、摆设存放器单位、遏制器吩咐天生单位、外存遏制中心论理单位、数据通路及鉴于FPGA的物理层接口PHY（IP）。DDR2 SDRAM遏制器会按照存放器摆设单位的消息，机动初始化DDR2 SDRAM，接收体例吩咐，举行优先级确定，天生满意DDR2和议的吩咐序列，输出至Altera供给的PHY，吩咐及数据的推迟将被优化并输入至DDR2 SDRAM器件，同声读写数据通路会按照PHY供给的推迟及遏制旗号接受和供给读写数据。 DDR2 SDRAM遏制器沿用Verilog谈话举行刻画，并运用ModelsimSE 6.1举行了考证。为了保护安排的精确性和考证的完美性，沿用了径直尝试与转弯抹角尝试的本领，并用SVA安排了判决器，所有的尝试了遏制器的十足功效，代码掩盖率到达有前提的100%。结果将遏制器运用到尝试体例中归纳并载入至FPGA板举行尝试，满意安排诉求。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/209734.html