论文摘要：基于verilog的PCI-X 266总线行为模型的设计与验证

网络的快速发展使得PCIX协议得到了广泛的应用和飞速的发展。PCIX 266是在PCI协议的基础上扩展改良而来，将数据总线扩充到了64位，并且每个时钟的上升沿和下降沿都可以传输数据，从而大大提高了总线的数据传输率。PCIX 266还增加了ECC校验，保证了数据传输的准确性。 本课题所研究的设备作为一种硬件加速设备，可以增强现有存储产品的效率和性能。其强大的性能保障了高速访问网络存储和在数字中间件后期制作流程中实时协同工作的能力。硬件加速设备中大量使用了PCIX的接口，为了验证此设备中PCIX接口设计的正确性，设计了本文的研究对象--PCIX 266总线行为模型。这是一个通用的总线行为模型，可以用于验证所有具有PCIX接口的芯片。本文通过分析应用需求，将PCIX 266总线行为模型的设计分为Master和Slave以及ECC三大部分。Master为主动发起传输方，Slave主要处理接收到的命令并作出正确的响应，ECC部分实现了对数据的ECC校验。得到了可以方便复用的PCIX 266总线行为模型。通过将PCIX 266总线行为模型进行多次例化，并和待测器件组成的系统级验证环境，模拟了多个master和slave共同工作的情况，可以很容易的检测出设计中存在的潜在问题。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/209661.html