免费论文摘要：LED遏制体例平分秋色遏制器的FPGA安排与实行

正文重要安排和实行鉴于FPGA的LED表露屏遏制体例中的分遏制器。跟着LED表露屏的普遍运用，形成LED表露屏的遏制芯片、恒流芯片以及其遏制体例需要赶快兴盛。为了满意巨型表露屏或戏台后台屏等对表露本能诉求高的表露运用，须要相映的遏制体例和遏制芯片来到达高本能的诉求。普遍一个表露屏只须要一至两个主遏制器，而分遏制器运用量大，须要数十个以至更多，在安排分遏制器时须要在保护表露屏较高的表露本能的同声增大其遏制本领，如许可贬低体例本钱。 正文将百兆数据传输与FPGA遏制本领相贯串，安排了鉴于FPGA的分遏制器步调，获得EEPROM中保存的表露屏消息，运用外部的SDRAM保存表露数据，并沿用双帧切换的办法保护所有表露屏的同步革新的遏制办法，实行了对LED表露屏的遏制，保护表露本能，并使一个分遏制器遏制的像素数目是商场现有合流分遏制器的一倍之上，起码到达65536像素。 试验截止表白，该体例本能宁静，满意运用的需要。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/208208.html