免费论文摘要：鉴于G.723.1语音解码器的FPGA安排与实行

G.723.1语音编解码算法是ITU-T拟订的一种低速度语音收缩规范。该算法在百般多媒介通讯体例中都有特殊普遍的运用，如视频聚会体例、VoIP电话体例和灌音摆设体例等。近些年，FPGA本领迅猛兴盛，不管在速率上，仍旧在工艺上都有了质的奔腾。除此除外，FPGA厂商供给了充分的IP资源供用户举行百般安排，进而大大贬低了安排的搀杂度，减少了安排功夫。恰是因为那些因为，用FPGA举行算法实行，不只能提高体例的运转速率，还不妨灵验的贬低本钱，进而使安排产物的运用空间越发宏大。正文即是在FPGA上实行了G.723.1语音解码器的安排与实行。开始，对G.723.1语音解码算法举行了精细的领会；接着，在MATLAB平台上对算法举行浮点仿真，并对浮点仿真截止举行领会，浮点仿真后的截止在天然度和可辨识性上都能令人合意；而后，为了不妨将算法在FPGA上实行，在浮点仿真的普通上用MATLAB对G.723.1语音解码算法举行了确定地点仿真，确定地点仿真后的截止不只在天然度和可辨识性上能满意诉求，各个参数在精度上也要能满意硬件情况的诉求；结果，庄重依照确定地点仿真的截止，实行了G.723.1语音解码器在FPGA上的安排与实行，这个中囊括完全框架结构的安排，模块的分别、仿真及所实行所有解码器的本能目标领会。正文安排的语音解码器能对语音举行及时解码，语音解码推迟为17.5毫秒。所有解码器通路共用了8763个Slices，13620个LUTs。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/208049.html