免费论文摘要：CCD相机时底数传论理的FPGA安排与实行

科学级CCD相机(Scientific grade charge coupled deice camera)在射线数字成像检验和测定、底栖生物医术工程、身下拍照、兵戈装置、水文察看、空间对地察看等多种本领范围获得了普遍运用。科学级CCD相机普遍由高速CCD 感光芯片、视频旗号处置器、时序遏制器、时序爆发器、时序启动器、外部光学成像体例等局部构成,个中时序爆发器本能的是非径直确定了相机的品德参数。 本舆论是运用FPGA（当场可编制程序门阵列）实行一个CCD的时底数传论理体例。即不妨接受并领会后盾遏制体例寄送的训令，实行对CCD相机里面通路的时序遏制；实行CCD相机搜集图像数据汇总输入，实行与后盾遏制体例之间的数字传送接口和径直监测控制接口；实行CCD相机外层模仿量搜集汇总；实行相机自校功效。 正文按照安排目标，举行时底数传论理体例领会和安排，囊括时底数传论理体例框图的安排，以及硬件RTL代码安排，中心在乎运用FPGA安排，囊括数据注入处置功效模块安排、时序爆发模块（为CCD里面通路供给相映时序，囊括：测距时序遏制模块、相机罩时序遏制模块、外部检验和测定通路时序模块、遥控通路时序模块、后盾径直遏制时序模块）的安排，数字传送模块的安排，以及自校模块的安排。最后，不只在仿真体例上经过考证，并且在FPGA板上经过了尝试。因为本安排诉求高真实性、高宁静性，所以采用VHDL做为安排谈话。要害词：CCD相机； 时底数传论理； FPGA； VHDL

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/206625.html