免费论文摘要：鉴于FPGA的USB摆设遏制器的安排与考证

USB即通用串行总线(Universal Serial Bus)是一种较新的总线接口本领。USB2.0暂时仍旧变成计划机与外部摆设贯穿的规范接口。USB接口之以是不妨霸占PC机与外部摆设贯穿的大局部商场份额主假如因为其运用简单、传输速率快、扶助热插拔等特性，而且其摆设进程十足是由体例机动实行的。一个完备的USB体例主假如由集线器、长机遏制器和摆设遏制器三个局部构成。海外少许大公司如Philips，Cypress等几年前仍旧开拓出USB摆设遏制器，而海内对于这上面主假如对于ASIC安排运用的接洽以 及摆设运用的创造，自决接洽开拓USB摆设遏制器的很少。鉴于安排的难度和作家的安排本领，本舆论的接洽的重要实质是USB2.0摆设遏制芯片的安排，该安排归纳了安排者的ASIC体制安排本领，通讯和议的解读本领以及处置等本领的诉求，具备较强的表面接洽意旨和较高的试验价格。作品开始对USB兴盛的后台和特性举行了引见，而后对USB2.0和议的观念举行了扼要阐明。在对USB摆设遏制器的功效举行了精细的领会和接洽后，沿用自顶向下的安排本领对体例举行了模块的分别。运用硬件刻画谈话Verlog HDL实行了体例子模块的源代码安排处事。运用Mentor公司的ModelSim软硬件对体例做了功效仿真处事。结果运用FPGA器件举行了体例的测考查证并给出结束论。总体来说本舆论所安排的USB遏制器具有高集成度、赶快、低本钱的特性，适合了现在摆设兴盛诉求。要害词：USB2.0，USB摆设遏制器，Verlog HDL，仿真

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/202371.html