免费论文摘要：高精度带隙基准源的安排与实行

CMOS带隙基准被普遍运用于ADC，DAC，工业气压差线性稳压器和其余模仿和数字搀和集成通路的运用，是必不行少的，其对体例本能的精度和宁静本能有径直感化的基础单元。第一个参考目标，分门别类及处事道理举行引见，与保守的一阶积累带隙基准通路的处事道理和领会的控制性，运用两个高阶积累带隙基准：高阶取消本领和弧线扁平化本领。运用高阶取消本领，而该基准通路本领和级联通路引入普及电源控制比，超高速ADC的高电源控制比带隙基准通路安排;沿用弧线平整化本领，同声沿用高增值演算夸大器通路，高速高精度的低电压温度漂移带隙基准电压源通路清流线ADC的安排。正文精细报告了一个在TSMC 180nm CMOS工艺下的低电压、低功耗、高精度带隙基准电压源通路模块的安排与实行。通路中安排了一个高增值、低噪声声的演算夸大器，用来普及基准源的精度而且贬低失调电压和广播段噪声的感化。幅员安排中商量了器件的配合、噪声的啮合、和寄生感化等。所有带隙基准源通路在TSMC 180nm CMOS工艺下胜利流片。处事电压范畴可到达2.5v至3.6v，功耗小于170uW。处事温度在-40℃至125℃时，温度系数小于11ppm/℃，输入电压宁静在1.2v至1.215v。电源控制比大于60dB。所有幅员表面积仅为0.045平方毫米。正文引见了一种在低电压台积电180纳米CMOS工艺、低功耗、高精度带隙电压基准通路的安排和实行。通路安排的高增值，低噪声声演算夸大器来普及基准源的精度和贬低失调电压和低频次的乐音。商量幅员构造配合，噪声啮合和寄奏效应等，在台积电180纳米CMOS工艺下胜利流片。处事电压范畴可达2.5V至3.6V，功耗小于170uW。处事温度-40℃至125℃，温度系数小于11ppm/℃，输入电压宁静在1.2V至1.215V。电源控制比大于60dB。惟有0.045平方毫米所有模块表面积。

来源：半壳优胜育转载请保留出处和链接！

本文链接：http://87cpy.com/202241.html