免费论文摘要：鉴于SRAM 构造的FPGA 器件的SEU 缺点检验和测定与矫正的接洽

FPGA 的越来越多地诉求 的航天器电子安排师，由于她们在实行高本能，可重构，低NRE 本钱和赶快转安排的功夫，如多个诉求高精巧性。但是，在空间情况中，鉴于SRAM 的FPGA 的LUT 摆设位是莫大敏锐瞬态妨碍（如简单事变搅得SEU）。自愿位回转爆发在LUT 的摆设位不妨变换安排体例的功效。本论文华用纠错码（ECCs）框架结构忍耐的鉴于SRAM 的FPGA LUT 摆设位的妨碍。妨碍检验和测定和校恰是经过运用没有任何从新摆设的须要和要害的范围开支在线赶快检验和测定和矫正周期。经过运用这种框架结构，双重缺点检验和测定和LUT 摆设位在一个缺点将在每一个功夫间隙矫正。纠错本领和本钱爆发在长久的表面积和功夫的源代码器妥协码器的开支举行了领会。在ModelSim 仿真妨碍注入试验的本领举行了考证。试验截止表白，功效比保守的安置，如反复比拟TMR 通路安排及FPGA 的功耗和表面积开支。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/201674.html