免费论文摘要：双体例卫星导航接受机盯梢环路接洽与FPGA实行

跟着便携式民用卫星导航摆设的赶快兴盛，集成了发射电波频率前者、基带处置和导航软硬件的单芯片SoC处置本领仍旧变成商场合流。海内展示了一批控制自决常识产权的卫星导航SoC创造商，但其商场接收度较低。究其因为，与国际一流的同类产物比拟[23][24]，除捕捉盯梢精巧度不及外，功耗上的差异是一个重要成分。SoC芯片中，处置器主频是基带功耗的最要害标记。比方SiRF III导航芯片沿用ARM7处置器，主频50MHz，整片功耗150mW [23]。经过正文中预算可知，沿用保守的“累加和阻碍”盯梢环路框架结构[1][29]，简直不大概实行如许低的主频和功耗。对准上述情景，正文提出一种扶助低功耗导航SoC的“软硬件”分别计划；并给出相映的“硬件自决式盯梢模块”安排：在硬件模块里面实行盯梢环路的闭环。导航软硬件不复须要相应一再的“累加和”阻碍，极大贬低了CPU及时处置承担。该“硬件自决式盯梢模块”的引入，为贬低处置器主频创作了前提。在对盯梢环路举行“确定地点仿真”的普通上，正文鉴于硬件刻画谈话实行盯梢环路的辩别器、滤波器。出于演算精度和俭朴芯部分积的商量，正文采用“迭代式”CORDIC (COordinate Rotation DIgital Computer)算法[16][17]实行ATAN2、SQRT、除法等搀杂演算。在满意导航基带芯片精度诉求[31]的基础下，按照项手段目标诉求，采用尽大概低的存放器字长，以俭朴芯部分积、功耗。鉴于自己开拓的“导航接受机基带通路板”，沿用旗号模仿器，对“硬件自决式盯梢模块”和课题组的导航软硬件举行了共同尝试。尝试截止表白“硬件盯梢模块”能精确处事。其余，为简单该“盯梢模块”的SoC体例集成，本舆论采用ARM公司的AMBA总线典型[38]，对“盯梢模块”举行了片上海市总工会线(On-Chip Bus)接口封装。

来源：半壳优胜鲸鱼幸运星转载请保留出处和链接！

本文链接：http://87cpy.com/200480.html